


<b>RS530.20.19.105</b>	<i>Descriptif de module</i>			
<b>Sécurité Embarquée</b>				
<i>Responsable du CAS</i> Marc Schaefer	<i>Version validée le</i> 14.02.2019	<i>Année académique</i> 2018-2019	<i>Code</i> 20.105	<i>Page</i> 1/4

## Descriptif de module

**Domaine :** Haute Ecole Arc Ingénierie

### 1. Intitulé de module Système on Chip (SOC)

**Type de formation :**  Bachelor  Master  MAS  DAS  CAS  Autres :

**Langue principale d'enseignement :**  Français  Anglais  Allemand

### 2. Organisation

**Crédits ECTS :** 2


**Périodes :** 30 (6 soirs)

**Volume de travail :**

	heures
Enseignement	22.50
Travail personnel	37.50
<b>Travail total</b>	<b>60</b>


### 3. Prérequis

- Avoir validé le module
- Avoir suivi le module
- Pas de prérequis
- Autres : Langage C (niveau bon/moyen)  
Langage VHDL et systèmes numériques séquentiels synchrones (niveau débutant)  
Installation préalable du Vivado Design Suite (taille environ 25GB) – licence académique uniquement valable durant le cadre du CAS.

<b>RS530.20.19.105</b>	<i>Descriptif de module</i>			
<b>Sécurité Embarquée</b>				
<i>Responsable du CAS</i> Marc Schaefer	<i>Version validée le</i> 14.02.2019	<i>Année académique</i> 2018-2019	<i>Code</i> 20.105	<i>Page</i> 2/4

#### 4. Compétences visées / Objectifs généraux d'apprentissage

<b>Compétences visées par le module</b>	<p><b>A l'issue du module, l'étudiant est capable de :</b></p> <ul style="list-style-type: none"> <li>- Concevoir, développer et intégrer une application cible dans un System-on-Chip (microcontrôleur + logique programmable) en tenant compte des performances envisagées.</li> </ul>

<b>RS530.20.19.105</b>	<i>Descriptif de module</i>			
<b>Sécurité Embarquée</b>				
<i>Responsable du CAS</i> Marc Schaefer	<i>Version validée le</i> 14.02.2019	<i>Année académique</i> 2018-2019	<i>Code</i> 20.105	<i>Page</i> 3/4

## 5. Modalités d'évaluation et de validation

### Evaluation des apprentissages

- Evaluations des différentes Unités d'Enseignement (UE)

### Evaluation des apprentissages

- Evaluations des différentes Unités d'Enseignement (UE)

### Note finale du module :

M = moyenne des notes obtenues (au dixième de point).

### Conditions de réussite :

Note finale du module Moyennes  $M \geq 4.0$  (arrondie au demi-point)


La note finale du module permet d'établir la note ECTS.

## 6. Modalités de remédiation

### 6a. Modalités de remédiation (en cas de répétition)

- Remédiation possible
- Pas de remédiation
- Autre (précisez) : ...

- Remédiation possible
- Pas de remédiation
- Autre (précisez) : ...

<b>RS530.20.19.105</b>	<i>Descriptif de module</i>			
<b>Sécurité Embarquée</b>				
<i>Responsable du CAS</i> Marc Schaefer	<i>Version validée le</i> 14.02.2019	<i>Année académique</i> 2018-2019	<i>Code</i> 20.105	<i>Page</i> 4/4

## 7. Contenu et formes d'enseignement

Module	SOC	
<b>Méthode d'enseignement</b>	- Exposé et exercices théoriques	
<b>Modalités d'évaluation</b>	Questionnaire	
<b>Description du contenu (mots clés)</b>	<p><b>VHDL</b></p> <ul style="list-style-type: none"> <li>- Introduction et rappel du VHDL.</li> <li>- Processeur soft core (picoblaze, nanoprocresseur ou autre).</li> </ul> <p><b>Réalisation d'un module IP en VHDL</b></p> <ul style="list-style-type: none"> <li>- Conception et implémentation d'un IP (Intellectual Property).</li> <li>- Interfaçage et test de l'IP avec un softcore.</li> </ul> <p><b>System on Chip</b></p> <ul style="list-style-type: none"> <li>- Conception et implémentation de la partie matérielle dans Vivado Design. Suite pour la carte Zedboard.</li> <li>- Programmation de la partie logicielle (processeur hard core) dans Xilinx SDK.</li> <li>- Exemple : <ul style="list-style-type: none"> <li>• Intégration de l'IP GPIO (switches, boutons poussoirs, LED)</li> <li>• Intégration de l'IP crée en VHDL (point 2.)</li> </ul> </li> </ul> <p><b>Mini projet</b></p> <ul style="list-style-type: none"> <li>- Utilisation de l'afficheur OLED</li> <li>- Projet thermomètre digital</li> </ul> <p><b>Utilisation d'un OS sur le processeur basé ARM intégré dans le SOC</b></p> <ul style="list-style-type: none"> <li>- Portage du système d'exploitation (par exemple, Linux) sur le processeur et lancement du système.</li> <li>- Exemple d'application.</li> </ul> <p><b>Analyse finale</b></p> <ul style="list-style-type: none"> <li>- Comparaison des performances matérielles versus logicielles. (par exemple, calcul des racines carrées)</li> </ul>	
<b>Supports de cours</b>	Au choix de l'enseignant.	
<b>Outils utilisés</b>	Au choix de l'enseignant.	
<b>Bibliographie</b>	Communiqué par l'enseignant.	
<b>Particularité d'organisation</b>	Lieu Responsable de module Intervenant(s) Dates	Neuchâtel Nuria Pazos Nuria Pazos, Olivier Gloriod, Yves Meyer Selon planification